(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出顧公開番号 特開2000-31740

(P2000-31740A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.7

識別記号

ΡI

テーヤコート*(参考)

H03B 5/32

H 0 3 B 5/32

D 5J079

審査請求 未請求 請求項の数7 OL (全 10 頁)

(21)出願番号

特顧平10-193156

(22)出顧日

平成10年7月8日(1998.7.8)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 390023928

日立エンジニアリング株式会社

茨城県日立市幸町3丁目2番1号

(72)発明者 奥津 光彦

茨城県日立市幸町三丁目2番1号 日立工

ンジニアリング株式会社内

(74)代理人 100068504

弁理士 小川 勝男

最終頁に続く

(54) 発明の名称 発展回路


(57)【要約】

【課題】発振安定時に発振用ゲートをCMOSゲート構成に切り換えて低消費電流化を図る発振回路において、ゲート切り換え時の発振振幅減衰を低減して内部クロックパルスの欠損を防止する。

【解決手段】発振用ゲートの入力側端子X1の発振振幅を、発振検出回路3とパルス計数回路4とによって検出し、発振用ゲートの切り換えを行った。

【効果】発振用ゲート構成切り換え時のゲイン変動に伴う振幅減衰を低減することができるので、内部クロック パルスの欠損を防止できる。

置 1



【特許請求の範囲】

【請求項1】発振用ゲートと、発振用ゲートの入出力端 子間に並列接続する発振子との正帰還ループを形成して 発振動作を行う発振回路において、

1

発振用ゲートを、第1の形態で発振起動を行い、その 後、発振状態を検出して第2の形態に切り換えるとき、 発振状態の検出は、発振用ゲートの入力端子側で行うこ とを特徴とする発振回路。

【請求項2】発振用ゲートの第1の形態は、MOSトランジスタとこれに負荷電流を供給する負荷回路とからな 10 る負荷型インバータであり、第2の形態はCMOS型インバータであることを特徴とする請求項1記載の発振回路。

【請求項3】ゲート構成切り換え機能を有する発振用ゲートと、発振用ゲートの入出力間に並列接続する発振子との正帰還ループを形成して発振動作を行う発振回路において、

発振用ゲートの入力端子側に接続した発振検出回路と、 発振検出回路の出力パルスを計数するパルス計数回路 と、を設け、

パルス計数回路の出力信号によって、発振用ゲートのゲ ート構成切り換えを行うことを特徴とする発振回路。

【請求項4】ゲート構成切り換え機能を有する発振用ゲートと、発振用ゲートの入出力間に並列接続する発振子との正帰還ループを形成して発振動作を行う発振回路において、

発振用ゲートの入力端子側に接続した発振検出回路と、 発振検出回路の出力パルンを影響するパルス計数圏終 と、発振用ゲートの出力端子側に接続した増幅回路と、 を設け、

パルス計数回路の出力信号によって、発振用ゲートのゲート構成切り換えを行うと共に、増幅回路を介して発振 パルスを取り出すことを特徴とする発振回路。

【請求項5】ゲート構成切り換え機能を有する発振用ゲートと、発振用ゲートの入出力間に並列接続する発振子との正帰還ループを形成して発振動作を行う発振回路において、

発振用ゲートの入力端子側に接続した発振検出回路と、発振検出回路の出力パルスを計数する第1のパルス計数 回路と、第1のパルス計数回路よりも遅れて発振検出回 40路の出力パルスの計数を開始する第2のパルス計数回路と、発振用ゲートの出力端子側に接続した増幅回路と、発振検出回路の出力パルスと増幅回路側の出力パルスのいずれか一方を選択して出力する選択回路と、を設け、第1のパルス計数回路の出力信号によって、発振用ゲートのゲート構成切り換えを行い、さらに第2のパルス計数回路の出力信号によって、選択回路のパルス選択を切り換え、発振パルスを増幅回路側の出力パルスから発振検出回路の出力パルスへ切り換えて取り出すことを特徴とする発振回路。 50

【請求項6】発振検出回路は、入力しきい値電圧にヒステリシスを有するシュミット入力ゲートで構成したことを特徴とする請求項3,請求項4,請求項5記載の発振回路

【請求項7】パルス計数回路は、

第1の端子と基準電位との間に接続した第1の容量と、第2の端子と基準電位との間に接続した第2の容量と、第1の端子と第2の端子との間に接続した第1のスイッチング手段と、第1の端子と電源端子との間に介在し互いに直列接続された第2のスイッチング手段と電流抑制手段、を具備し、

第1のスイッチング手段と第2のスイッチング手段を、 入力計数パルスに同期して排他動作させ、第2の端子に 現れる電圧によって出力信号を送出する様に構成したこ とを特徴とする請求項3,請求項4,請求項5記載の発 振回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、水晶発振子または セラミック発振子等を使用した発振回路に関し、特に低 電圧動作及び低消費電流化を図ったマイクロプロセッサ 等の半導体集積回路に組み込むのに好適な発振回路に関 する。

[0002]

に示す。

【従来の技術】反転増幅器の機能を有する発振用ゲート と、水晶発振子またはセラミック発振子等の発振子との 正帰還ループを形成して発振動作を行う発振回路におい で、発掘用グ・1号してCMOSゲートを扇じた場合。 発振起動を行うのに少なくとも のCMUSゲートを構 成するPMOSトランジスタとNMOSトランジスタの 30 各しきい値電圧の和以上の電源電圧が必要となり、低電 圧化の障害となる。一方、例えば上記PMOSトランジ スタ側を定電流源、或いは抵抗等の負荷に置き換えてN MOSインバータのゲート構成とすれば、そのNMOS トランジスタのしきい値電圧近傍の低電圧下でも発振用 ゲートの動作が可能となるから、低電圧化には有効なゲ ート構成である。しかし、この場合NMOSトランジス 夕側に貫通電流が流れることになるから、発振振幅が拡 大し、発振が安定した状態においては、CMOSゲート による場合に比べ消費電流の点で不利となる。そこで、 発振用ゲートを、発振起動時には低電圧動作に適した上 記NMOSインバータ等のゲート構成を動作させ、発振 安定後はCMOSゲート構成のみに切り換える案が特開 平4-167806号,特開平6-97732号,特開平7-154143 号、特開平8-8650 号公報等、多数提案されている。こ のうち特開平7-154143 号に記載された発振回路を図3

【0003】図3において、端子X1と端子X2との間に水晶発振子またはセラミック発振子等の発振子1と帰 50 湿抵抗RFとが並列接続して設けられ、端子X1と基準



電位(以下、GNDと記す。)との間、及び端子X2と GNDとの間にそれぞれ容量C1, C2が設けられてい る。

【0004】またCMOSインバータを構成するPMO SトランジスタP8、NMOSトランジスタN5と、こ れを選択/非選択制御するためのPMOSトランジスタ P7及びNMOSトランジスタN4が、電源端子VCC とPMOSトランジスタP8との間及びGNDとNMO SトランジスタN5との間にそれぞれ設けられ、NMOSト のゲートに入力を接続するインバータG8の出力に接続 している。

【0005】またNMOSトランジスタN7とそのドレ インに接続する抵抗R2とがNMOSインバータを構成し、 これを選択/非選択制御するためのPMOSトランジス タP9及びNMOSトランジスタN6が、それぞれ電源 端子VCCと抵抗R2との間及びGNDとNMOSトラ ンジスタN7との間に設けられ、NMOSトランジスタ N6のゲートは、PMOSトランジスタP9のゲートに 入力を接続するインバータG9の出力に接続している。 そして上記CMOSインバータを構成するPMOSトラ ンジスタP8, NMOSトランジスタN5、及びNMO Sインバータを構成するNMOSトランジスタN7の各 ゲートは端子X1に、各ドレインは端子X2にそれぞれ 接続している。

【0006】端子X2側には、端子X2の振幅がある値 以上に達した時にHighレベルの検出信号を出力する振幅 検出国場ると、最幅検出回路もの出力に一方ニト力を接 続するNANDゲートG1ッと、一元の入力をNAND ゲートG12の出力に、もう一方の入力を端子X2にそ 30 れぞれ接続し、出力を上記NANDゲートG12のもう 一方の入力に接続するNANDゲートG11と、端子X 2に入力を、内部クロック端子CLKに出力をそれぞれ 接続するインバータG13とが設けられている。NAN DゲートG12の出力は、上記PMOSトランジスタP 7のゲートへ、またインバータG10を介してPMOS トランジスタP9のゲートへそれぞれ接続されている。 【0007】なお、上記インバータG13は上記公報に は開示されていないが、端子X2の発振振幅を半導体集 積回路の内部クロックとして取り込むことを想定する と、いずれにせよインバータG13の如く端子X2の発 振振幅を受けてこれを内部クロックとして供給するため のバッファゲートが存在し、ここでは便宜上インバータ G13を置いてその出力を発振回路出力、すなわち半導 体集積回路の内部クロックとみなすことにする。

【0008】図3の発振回路の動作につき以下説明す る。

【0009】まず電源端子VCCに電源電圧が印加され た直後において、端子X2の発振振幅がまだ拡大しない 状態では、振幅検出回路6の出力はLow レベルにあり、

よってNANDゲートG12の出力はHighレベルとなっ てこれにゲートを接続するPMOSトランジスタP7は OFF、またインバータG8出力はLow レベルとなって これにゲートを接続するNMOSトランジスタN4もO FF状態にある。よってPMOSトランジスタP8, N MOSトランジスタN5からなるCMOSインバータは 非選択状態にある。

【0010】一方、インバータG10出力はLow レベル となってこれにゲートを接続するPMOSトランジスタ ランジスタN4のゲートは、PMOSトランジスタP7 10 P9はON、またインバータG9出力はHighレベルとな ってこれにゲートを接続するNMOSトランジスタN6 もON状態にあるから、抵抗R2,NMOSトランジス タN7からなるNMOSインバータ側が選択状態にあ る。

> 【0011】よって、電源電圧が印加された当初はNM OSインバータ側が動作して発振起動を行うこととなる から、低電圧下での発振起動にも適した発振ゲート構成 をとることができる。

【0012】電源電圧印加後は、上記NMOSインバー タと発振子1との正帰還ループによって発振動作が開始 され、発振振幅が徐々に拡大して端子X2の発振振幅が 所定の振幅に達すると振幅検出回路6の出力がHighレベ ルに遷移することになる。振幅検出回路6出力がHighレ ベルに遷移すると、NANDゲートG12の出力はLow レベルに反転し、PMOSトランジスタP7、及びNM OSトランジスタN4がONしてPMOSトランジスタ P8, NMOSトランジスタN5からなるCMOSイン バーク脚に選択状態となる。。一方。インベータ、G ± O 出版主 力はHighレベルとなってPMOSトランシスタにり、及 びNMOSトランジスタN6がOFFし、抵抗R2, NM OSトランジスタN7からなるNMOSインバータ側は 非選択状態に切り換わる。

10

【0013】このとき端子X1側の発振振幅が、CMO Sインバータを構成するPMOSトランジスタP8, N MOSトランジスタN5の各しきい値電圧Vth以上で あれば、このCMOSインバータは反転増幅器として機 能することができ、発振動作は維持される。すなわち、 例えば端子X1側の発振振幅が高電位側に振れたときの GNDに対する端子X 1電位が、NMOSトランジスタ N5のしきい値電圧Vth以上であれば、NMOSトラ ンジスタN 5は能動状態となることができ、また端子X 1側の発振振幅が低電位側に振れたときの電源端子VC Cと端子X1との電位差が、PMOSトランジスタP8 のしきい値電圧 | Vth | 以上であればPMOSトラン ジスタP8は能動状態となることができるから、端子X 1側の発振振幅として上記 | V t h | 以上があればCM OSインバータの動作は確保されることになる。これは すなわち電源電圧として上記 | Vth | 以上であれば、 CMOSインバータによる発振安定時の発振動作の維持 50 は可能であることを意味している。

【0014】しかし、上記発振起動直後においては、発振振幅は極めて微小振幅状態であり、帰還抵抗RFによって端子X1、端子X2が短絡されている結果、発振用ゲートの入出力間が同電位、すなわちその論理しきい値電圧VLTに直流的にバイアスされた状態となる。もしここで発振用ゲートとして上記CMOSインバータを用いたとすると、反転増幅器として端子X1の微小振幅を増幅するためには、CMOSインバータを構成するPMOSトランジスタP8、NMOSトランジスタN5のいずれもがその直流動作点において能動状態である必要があるから、電源電圧としてはCMOSインバータを構成するPMOSトランジスタP8、NMOSトランジスタN5の各しきい値電圧「Vth」の和以上の電圧が必要となってしまう。

【0015】一方、上記NMOSインバータによる発振用ゲート構成では、端子X2側の発振振幅が高電位側に振れてNMOSトランジスタN7側がON状態となる度に、抵抗R2側から貫通電流がもたらされ、消費電流を増大させてしまう。CMOSインバータではPMOSトランジスタP8、NMOSトランジスタN5が排他的に動作するから貫通電流を抑制でき、発振安定状態における低消費電流化に有効である。

【0016】よって図1の構成によれば、発振ゲート構成を発振起動時はNMOSインバータ、発振振幅が拡大した発振安定時においてはCMOSインバータに自動的に切り換えることができ、低電圧下における発振起動と、発振安定時における低消費電流化の両立を図った発振知能、発表ことができる。

[0017]

【発明が解決しようとする課題】上記の如く発振用ゲー 30 トをCMOSインバータ側に切り換えたとき、発振用ゲートのゲインが変化することにより、端子X2側の発振振幅に一時的な減衰が発生する可能性がある。この様子を図4に示す。

【0018】図4は、図3における振幅検出回路6出力 と、端子X2と、内部クロック端子CLKにおける動作 波形の概念図を示すものである。図4において、発振起 動後NMOSインバータによって発振振幅が徐々に拡大 し、端子X2の振幅がインバータG13の論理しきい値 電圧VLTを横切る様になった時点から、内部クロック 40 端子C L K にはクロックパルスが現われる。その後、振 幅検出回路 6 出力がHighレベルに遷移した時点で発振用 ゲートがCMOSインバータに切り換わるが、このとき 発振用ゲートのゲイン変動に伴い端子X 2の振幅に図4 に示す様に減衰が生じ、インバータG13の出力すなわ ち内部クロック端子CLKのクロックパルスに同図内a 点に示す様に欠損が生じる可能性がある。また一旦クロ ックパルスの欠損が発生すると、再度正常なクロックパ ルスに復帰するまでに狭幅のパルス等の異常パルスの発 生もあり得る。このようなクロックパルスの欠損が発生 50

すると、これをシステムクロックとして動作している様 なマイクロプロセッサなどは動作異常を来すことにな る。

【0019】上記クロックパルスの欠損を防ぐためには、端子X2の十分な振幅拡大を待ってから発振用ゲートの切り換えを行い、切り換え時の上記振幅減衰の影響がインバータG13出力側に及ばない様にする必要がある。よって振幅検出回路6は、これを考慮して検出振幅を十分マージンを持った設定とする必要がある。このことは、発振起動から発振用ゲート切り換えまでの期間の増大を招き、発振起動と停止を頻繁に繰り返す様な用途においては上記NMOSインバータの動作期間が相対的に長くなり、低消費電流化の阻害要因ともなってしまう。

【0020】本発明の第1の目的は、発振用ゲートの切り換え時における端子X2側の発振振幅の減衰を低減して、上記クロックパルスの欠損を容易に防止し得る発振回路を提供することにある。

コンジスタP8, NMOSトランジスタN5が排他的に 20 パルスの欠損を防止しつつ、早期の発振用ゲートのCM OSゲートへの切り換わりを可能として、さらなる低消費電流化に有効である。 【0016】よって図1の構成によれば、発振ゲート構 (0022】

【課題を解決するための手段】上記第1の目的は、端子 X1側の発振振幅を検出して発振用ゲートの切り換えを 行うことにより達成される。

【0023】また上記第2の目的は、端子X2と内部ク 、フック端子CLEとの間は、端子X2個の機を振幅を指 に増幅し得る増幅回路を設け、端子X1個の発振振幅を 60 検出して発振用ゲート切り換えを行うことにより達成さ れる。

【0024】上記の具体的回路構成及びその他の手段に ついては、実施例のなかで明らかにする。

【0025】端子X2側の発振振幅は、発振用ゲートによる増幅作用によってその入力振幅となる端子X1側の発振振幅よりも常に大きい状態にある。よって端子X1側の発振振幅を検出して発振用ゲートの切り換えを行うことにより、検出振幅が同じであれば切り換わり時における端子X2側の振幅減衰をより軽度とすることができ、上記クロックパルス欠損の防止を図ることができ

【0026】また端子X2側の微小振幅を常に増幅し得る増幅回路を設けることにより、発振用ゲート切り換わり時の端子X2側の振幅減衰の影響を受けにくくすることができるので、より早期の発振用ゲート切り換えが可能となり、さらなる低消費電流化を図ることができる。【0027】

【発明の実施の形態】以下、本発明の第1の実施例を図 1により説明する。

【0028】図1において、端子X1と端子X2との間

には図3の従来例同様、発振子1と帰還抵抗RFとが並 列接続して設けられ、端子X1とGNDとの間、及び端 子X2とGNDとの間にそれぞれ容量C1, C2が設け られている。

【0029】またPMOSトランジスタP2とNMOS トランジスタN2とによってCMOSインバータ型の発振用 ゲートが構成され、NMOSトランジスタN2とGND との間には制御端子CSにゲートを接続するNMOSト ランジスタN1が、PMOSトランジスタP2と電源端 子VCCとの間にはPMOSトランジスタP1がそれぞ 10 れ設けられている。そしてCMOSインバータを構成し ているPMOSトランジスタP2, NMOSトランジス タN2の各ゲートは端子X1に、各ドレインは端子X2 にそれぞれ共通接続されている。

【0030】端子X2と電源端子VCCとの間には、端 子X 2に一端を接続する抵抗R 1 と、抵抗R 1 のもう一 端と電源端子VCCとの間に接続するPMOSトランジ スタP3とからなる負荷回路2が設けられ、PMOSト ランジスタP3のONにより抵抗R1と上記NMOSト ランジスタN2とでNMOSインバータが形成される様 20 になっている。

【0031】また、端子X1に一方の入力を接続するシ ュミット型NANDゲートG3からなる発振検出回路3 と、発振検出回路3出力にそのパルス入力端子ckを接 続するパルス計数回路4とが設けられ、パルス計数回路 4の出力端子qは、上記PMOSトランジスタP3のゲート へ、またインバータG1を介して上記PMOSトランジ スタP1のゲート及門も流ジュミット型MAND先手トル G3のもう一方の入力へそれぞれ接続している。

【0032】また端子X2の発振振幅はインバータG2 30 を介して内部クロック端子CLKへ送出される。

【0033】パルス計数回路4は、一端をGNDに接続 する容量C3,C4と、パルス入力端子ckにゲート を、電源端子VCCにソースをそれぞれ接続したPMO SトランジスタP4と、PMOSトランジスタP4のド レインと容量C3との間に接続する電流抑制手段5と、 入力をパルス入力端子ckに接続するインバータG4 と、インバータG4の出力にゲートを接続し、容量C3 と容量C4との間に接続するPMOSトランジスタP6 と、入力をリセット端子ァに接続するインバータG7 と、インバータG7の出力にゲートを接続し、容量C4 と並列接続して設けられたNMOSトランジスタN3 と、容量C4とPMOSトランジスタP6の接続点に入 力を接続するインバータG5と、インバータG5の出力 に入力を、出力端子qに出力をそれぞれ接続するインバ ータG6とによって構成されており、また上記電流抑制 手段5は、ゲートをGNDに接続したPMOSトランジ スタP5によって構成されている。

【0034】以下、本実施例の動作につき図2を参照し

のである。

【0035】まず発振停止状態においては、制御端子C S及びパルス計数回路4のリセット端子rを共にLow レ ベルとし、NMOSトランジスタN1をOFF状態に置 くと共にパルス計数回路4の出力端子gをLow レベル出 力として、これにゲートを接続するPMOSトランジス タP3をON状態とする。このとき端子X2は、負荷回 路2により電源端子VCCの電位にバイアスされ、また 端子X1側についても帰還抵抗RFによってやはり電源 端子VCCの電位にバイアスされた状態にある。

【0036】またパルス計数回路4においては、NMO SトランジスタN3のONにより、容量C4は放電状態 にあり、よってその端子電位はGND電位となって出力 端子qはLow レベル出力となる。またシュミット型NA NDゲートG3は、いずれの入力もHighレベルにあるの でLow レベルを出力しており、これを受けてPMOSト ランジスタP4がONし、容量C3を電源端子VCCの 電位に充電する。PMOSトランジスタP6は、インバータ G4のHighレベル出力を受けてOFF状態にあり、容量 C3, C4端子間を遮断している。

【0037】続いて制御端子CS及びパルス計数回路4 のリセット端子ァを共にHighレベルとして発振起動を行 うと、その直後においてはまだ端子X1、端子X2の発 振振幅は微小振幅状態にあってシュミット型NANDゲ ートG3がこれに感応しないから、パルス計数回路4の 状態に変化はなく、出力端子 q はLow レベルを維持して いる。よってPMOSトランジスタP1はOFF、負荷 回路2ほじN党等にあり、NMOSトランジネクN1の「1」。 ONによって負荷回路2とNMOSトランジスタN2に よるNMOSインバータが形成され、このNMOSイン バータと発振子1との正帰還ループによって発振動作が 開始される。

【0038】そして端子X1側の発振振幅が、シュミッ ト型NANDゲートG3の入力しきい値電圧のヒステリ シス幅を超えるまで拡大すると、シュミット型NAND ゲートG3は端子X1側の発振振幅に同期した反転パル スを出力し始める。これを受けてパルス計数回路4内の PMOSトランジスタP4とPMOSトランジスタP6 とが交互にON/OF F動作を行い、容量C 3の充電 40 と、容量C4への電荷分配とを交互に行って容量C4の 端子電圧を徐々に上昇させる。

【0039】すなわちパルス入力端子ckがLowのとき は、PMOSトランジスタP4がONして容量C3への 充電を行い、PMOSトランジスタP6はOFFとなっ て容量C3から容量C4への電荷の移動を遮断する。な お、このとき電流抑制手段5によって容量C 3への充電 電流ピークを抑制することができるので、輻射ノイズ低 減等に有効である。PMOSトランジスタP4のチャネ ル長を大きくとってそれ自体に電流抑制機能を持たせて ながら説明する。図2は本実施例の動作波形を示したも 50 も良いが、その場合はゲート容量の増大を招き、消費電



10

流の点で不利である。

【0040】次いでパルス入力端子ckがHighレベルとなると、逆にPMOSトランジスタP4がOFFとなって容量C3への充電を停止すると共に、PMOSトランジスタP6がONとなって容量C3の充電電荷を容量C4側に分配する。

【0041】容量C4の端子電圧VC4は、容量C3, C4の各容量係数をそれぞれC3, C4、また電荷分配 の回数をnとすれば、以下の理論式で表わすことができ る。

[0042]

【数1】

 $VC4 = VCC [1 - \{C4/(C3 + C4)\}^n]$

容量C4の端子電圧VC4がこれを受けるインバータG5の論理しきい値電圧VLTに到達した時点で、出力端子qはHighレベルに遷移することになるが、上式に示される様に、容量C3、C4の各容量係数を適当に設定することにより、容量C4の端子電圧VC4の上昇の割合を調整することができるので、出力端子qのHighレベルへの遷移タイミングを所望の値に設定することが可能で20ある。

【0043】上記によりパルス計数回路4の出力端子q がHighレベルに遷移すると、これにゲートを接続するP MOSトランジスタP3はOFFとなり、負荷回路2は OFF状態となる。一方、インバータG1出力がLow レベ ルとなり、これにゲートを接続するPMOSトランジス タP1がONして、PMOSトランジスタP2とNMOSト -ランジニタや2からなるCMOSインパークが能動状態。 となって、発振用ゲートがNMOSインバータからCM OSインバータ型に切り換えられる。またシュミット型 30 NANDゲートG3の一入力がLow となるから、シュミ ット型NANDゲートG3出力はHighレベル固定とな る。よってパルス計数回路4はそれ以降動作を停止する が、容量C4の充電電荷は保持されるのでパルス計数回 路4はHigh出力を維持する。パルス計数回路4の動作を 停止したことにより、発振用ゲート切り換え後の無効な 電流消費を低減することができる。なお、パルス計数回 路4の動作を停止しない場合は、シュミット型NAND ゲートG3の入力をいずれも端子X1に接続すれば良 61

【0044】このとき発振用ゲートの切り換え前後のゲイン変動によって、図2に示す様に端子X2側の振幅に若干の減衰はあるものの、前記図4に示された様な内部クロック端子CLKにおけるクロックパルス欠損にまでは至らない。これは、発振用ゲートの入力側に相当する端子X1の発振振幅を検出して切り換えたことにより、CMOSインバータに切り換えられた時点の端子X1側の発振振幅を、CMOSインバータを構成するPMOSトランジスタP2及びNMOSトランジスタN2を十分能動状態にし得るだけの振幅とすることができたことによ

10

る。なお、切り換え時における上記端子X2側の(若干の)振幅減衰は、帰還抵抗RFが通常MΩオーダーの高抵抗であるため、端子X1側の発振振幅にはほとんど影響を及ぼさず、よって内部クロック端子CLKに間断のない安定したクロックパルスを送出することができる。【0045】以上の如く本実施例によれば、図1の従来例同様の動作電圧の低電圧化と低消費電流化の効果に加え、さらに発振用ゲート切り換え時の内部クロック定化に有効な発振回路を得ることができる。またパルス計数回路4内の容量C3, C4設定等により、容易に発振用ゲート切り換えタイミングを調整できるので、発振用ゲート切り換えタイミングの最適化によるさらなる低消費電流化を容易に図ることのできる発振回路が得られる。

【0046】本発明の第2の実施例を図5に示す。 【0047】本実施例においては、上記図1に示した第 1の実施例におけるインバータG2に換えて増幅回路7 を設けている。

【0048】また、シュミット型NANDゲートG3に 換えてシュミット型インバータG14で発振検出回路3 を、PMOSトランジスタP3と抵抗R1に換えてPM OSトランジスタP10で負荷回路2をそれぞれ構成し ている。但し、これらは図1と本質的に異なるものでは なく、例えばPMOSトランジスタP10はそのON抵 抗で図1における抵抗R1を代用しようとするものであ り、図1の構成で置き換えても良い。

【0049】増幅回路7は、端子X2に一端を接続した カップリング容量C5と、ミップリング容量C5のからで 一端にゲートを、内部クロック端子CLKにドレインを、GNDにソースをそれぞれ接続したNMOSトラン ジスタN8と、GNDにゲートを、内部クロック端子C LKにドレインを、電源端子VCCにソースをそれぞれ 接続したPMOSトランジスタP11と、NMOSトランジスタN8のゲートとドレインとの間に接続した抵抗 R3とによって構成されている。

【0050】なおパルス計数回路4については、図1に示したものと同構成であり、具体的な回路構成の記載を 省略した。

【0051】本実施例における動作は、基本的には上記 10 図1に示す第1の実施例同様であるが、増幅回路7の採 用により、以下の特徴を有する。

【0052】すなわち増幅回路7は、PMOSトランジスタP11を負荷MOSとしたNMOSインバータの構成をとっているため低電圧動作に対応でき、またカップリング容量C5によって端子X2関の直流動作点の影響を受けることなく、抵抗R3によってその直流動作点をNMOSインバータとしての論理しきい値電圧VLTにバイアスすることができるので、高ゲインの反転増幅器として機能することができる。よって端子X2の直流動作点50によらず、微小振幅を常に増幅して内部クロック端子C

*

LKに送出することができるので、発振用ゲートの切り 換え時の端子X2の振幅減衰に対しても、安定したクロ ックパルス出力を得ることができる。よって早期の発振 用ゲートの切り換えが可能となり、発振用ゲートにおけ る消費電流低減を図ることができる。

【0053】なお、増幅回路7の構成は図5に限定され るものではなく、上記機能を有するものであれば他の構 成によっても良い。また増幅回路7を複数段設けて内部 クロックを得る様にしても良い。

様の効果に加え、さらなる内部クロックの安定化と、発 振用ゲートの早期切り換えによる発振用ゲートの低消費 電流化とを図ることのできる発振回路が得られる。

【0055】本発明の第3の実施例を図6に示す。

【0056】本実施例においては、上記図5の第2の実 施例に加え、パルス計数回路8と、クロック選択回路9 とを設けている。

【0057】パルス計数回路8は、パルス計数回路4と 同様の回路構成によるものであり、そのリセット端子r はパルス計数回路4の出力端子qに接続し、パルス入力 20 端子ckはパルス計数回路4のパルス入力端子ckと共 に発振検出回路3を構成するシュミット型インバータG 14の出力に接続している。またその出力端子 q は、増 幅回路7内PMOSトランジスタP11のゲートに接続 すると共に、クロック選択回路9の制御入力となってい る。

【0058】クロック選択回路9は、増幅回路7の出力 に入力を、計部グレック選手GUKに出力をそれぞれた 続するクレックドインバータG16と、発振検出回路3 の出力に入力を、内部クロック端子CLKに出力をそれ 30 ぞれ接続するクロックドインバータG17と、クロック ドインバータG17の制御入力に入力を、クロックドイ ンバータG16の制御入力に出力をそれぞれ接続するイ ンバータG15とによって構成され、インバータG15 の入力端子を制御入力端子としてパルス計数回路8の出 力端子qに接続している。なお、クロックドインバータ G16, G17は、制御入力にHighレベルの信号が与え られたとき、インバータとして機能し、制御入力がLow レベルにあるときは、出力がハイインピーダンス状態と なっているものとする。

【0059】以下、本実施例の動作について説明する。 【0060】図1の第1の実施例同様、制御端子CS及 びパルス計数回路4のリセット端子rが共にLow レベル にある発振起動前においては、端子X1, X2は負荷回 路2によってHighレベルにバイアスされ、またパルス計 数回路4はリセット状態にあってLow レベルを出力し、 これを受けてパルス計数回路8もリセット状態に置かれ やはりLow レベルを出力している。よってパルス計数回 路8の出力端子qをゲートに接続するPMOSトランジ

OSインバータは能動状態に置かれる。またクロック選 択回路9においては、クロックドインバータG16側の 制御入力がHighとなって、クロックドインバータG16 がインバータとして機能する状態にあり、クロックドイ ンバータG17側は制御入力がLow であるため出力ハイ インピーダンス状態となっている。

【0061】次いで制御端子CS及びパルス計数回路4 のリセット端子rを共にHighレベルとして発振起動を行 うと、第1の実施例の場合同様、負荷回路2とNMOS 【0054】本実施例によれば、前記第1の実施例と同 10 トランジスタN2によるNMOSインバータ構成の発振 用ゲートによって発振動作が開始される。そしてこの発 振起動直後の端子X2側の微小発振振幅は、増幅回路7 によって増幅され、クロックドインバータG16を介し て内部クロック端子CLKに送出される。

> 【0062】やがて端子X1側の振幅が、シュミット型 インバータG14の入力しきい値電圧のヒステリシス幅 を超えるまで拡大すると、端子X1側の振幅に同期して 発振検出回路3から反転パルスが出力され、パルス計数 回路4がこれを計数して所定のパルス数を計数した時点 でその出力端子qをHighレベルに遷移させる。

> 【0063】パルス計数回路4の出力端子qがlighレベ ルに遷移すると、第1の実施例の場合同様、負荷回路2 がOFF状態となって発振用ゲートがPMOSトランジ スタP2, NMOSトランジスタN2からなるCMOS インバータに切り換えられるが、前記図5の第2の実施 例同様、増幅回路7によって上記発振用ゲート切り換え の影響を受けることなく、内部クロック端子CLKには プロックパルスが供給される。

【0064】また上記パルスに激回路はの出力端子9の Hish遷移を受けて、パルス計数回路8が発版検出回路3 の出力パルスの計数を開始する。そして所定のパルス数 を計数した時点でその出力端子qをHighレベルに遷移さ せ、これによって増幅回路7内PMOSトランジスタP 11をOFFすると共に、クロックドインバータG17側 を能動状態に切り換え、発振検出回路3側からの発振パ ルスを内部クロック端子CLKに送出する。なお、この ときクロックドインバータG16側の制御入力はLow と なって、クロックドインバータG16出力はハイインピ ーダンス状態に切り換わっている。

【0065】上記の如く、増幅回路7側から発振検出回 40 路3側にクロックパルス源を切り換えることにより、増 幅回路7における消費電流を削減することができる。こ れは、図5、図6に示した様に増幅回路7の低電圧動作 対応のため、NMOSインバータ型のゲート構成等をと った場合などの発振回路の消費電流低減に極めて効果的

【0066】また発振用ゲートの切り換えを行った後、 再度発振検出回路3出力パルスを計数して上記クロック パルス源の切り換えを行うことにより、発振用ゲートの スタP11はON状態にあり、増幅回路7におけるNM 50 切り換えに伴う端子X1側の振幅減衰によって発振検出



回路3出力パルスの欠損が発生したとしても、これが内 部クロック端子C L K に送出されるのを防止することが できる。

【0067】またマイクロプロセッサなどに搭載された 発振回路においては、外部クロックを入力して使用され る場合があるが、この場合、通常外部クロックは発振用 ゲートの入力端子側すなわち端子X1側に入力される。 発振用ゲートは低消費電流化の観点からは可能な限りそ の電流駆動能力を絞り込む必要があるが、上記外部クロ ックの入力モードがあると、外部クロックに追随して端 10 示す第2,第3の実施例にも適用することができる。 子X2側の浮遊容量等の負荷を駆動せねばならず、発振 用ゲートの低消費電流化を図る上での規制要因となる。 しかし、図6に示す本実施例の構成によれば、最終的に 発振検出回路3側の出力パルスが内部クロックとして取 り込まれることになるから、発振用ゲートは上記外部ク ロック入力モードを考慮することなく、独立に最適化を 図ることができ、低消費電流化に有利である。

【0068】本実施例によれば、前記第1,第2の実施 例の効果に加えさらに低消費電流化を図った発振回路を 得ることができる。また本実施例によれば、端子X1側 20 に外部クロックを入力する用途にも好適な発振回路を得 ることができる。

【0069】本発明の第4の実施例を図7に示す。

【0070】図7においては、互いのゲートを端子X1 に、ドレインを端子X2にそれぞれ接続したPMOSト ランジスタP13, NMOSトランジスタN10によっ てCMOSインバータ型の発振用ゲートが構成され、P MOSトランパーグロス3と電源端子VCCとの間には ゲートをインバータG18を介して制御端子CSに接続 するPMOSトランジスタP12が、NMOSトランジ 30 スタN10とGNDとの間にはNMOSトランジスタN 9がそれぞれ接続している。また端子X2に一端を接続 した抵抗R4と、抵抗R4のもう一端とGNDとの間に 接続したNMOSトランジスタN11とによって負荷回路1 Oが構成されている。そして、パルス計数回路4の出力 端子qは、上記NMOSトランジスタN9のゲートに、 またインバータG19を介してNMOSトランジスタN 11のゲート及びシュミット型NANDゲートG3の一 入力にそれぞれ接続している。上記以外は図1の第1の 実施例と同構成であるため、説明は省略する。

【0071】図1の第1の実施例においては、発振起動 時はNMOSインバータ型の発振用ゲート構成をとった が、図7においてはこれをPMOSインバータ型の発振 用ゲート構成としている。すなわち、発振起動時パルス 計数回路4の出力端子qはLow レベルにあるから、NM OSトランジスタN9がOFF、またインバータG19 出力はHighとなってこれにゲートを接続するNMOSト ランジスタN11がONし、PMOSトランジスタP1 3と負荷回路10からなるPMOSインバータが能動状 態となる。そして端子×1の発振振幅が拡大して、パル 50 5, G6, G7, G8, G9, G10, G13, G1

14

ス計数回路4の出力端子qがHighレベルに遷移すると、 NMOSトランジスタN9がON、またインバータG1 9出力がLow となってNMOSトランジスタN11がO FFし、発振用ゲートはPMOSトランジスタP13、 NMOSトランジスタN10からなるCMOSインバー 夕構成に切り換わる。

【0072】上記の様に図7の構成によれば、PMOS インバータによる構成を用いて前記図1の第1の実施例 と同様の動作を行うことができる。これは図5、図6に 【0073】本実施例によれば、前記第1の実施例と同

様の効果を有する発振回路を得ることができる。 [0074]

【発明の効果】本発明によれば、発振用ゲートの入力端 子側の発振振幅を検出して発振用ゲート構成の切り換え を行ったことにより、切り換え時の出力端子側の発振振 幅減衰を低減することができ、クロックパルスの欠損を 容易に防止し得る発振回路を得ることができる。

【0075】また本発明によれば、増幅回路7を設けた ことで早期の発振用ゲート構成切り換えが可能となり、 さらなる発振用ゲートの低消費電流化を図った発振回路 を得ることができる。

【0076】また本発明によれば、発振安定後のクロッ クパルス源を発振用ゲート出力から、発振検出回路3出 力側に切り換えたことにより、増幅回路7での消費電流 削減と、外部クロック入力モードと無関係に発振用ゲー トの最適化を図ることのできる発振回路を得ることがで 1 8

【図面の簡単な説明】

【図1】本発明の第1の実施例の構成を示す回路図。 【図2】本発明の第1の実施例の動作を示す電圧波形 図。

【図3】従来の構成を示す回路図。

【図4】従来の動作を示す電圧波形図。

【図5】本発明の第2の実施例の構成を示す回路図。

【図6】本発明の第3の実施例の構成を示す回路図。

【図7】本発明の第4の実施例の構成を示す回路図。 【符号の説明】


1…発振子、2,10…負荷回路、3…発振検出回路、 4,8…パルス計数回路、5…電流抑制手段、6…振幅 検出回路、7…増幅回路、9…クロック選択回路、VC C…電源端子、CS…制御端子、CLK…内部クロック 端子、X1, X2…端子、RF…帰還抵抗、R1, R 2, R3, R4…抵抗、C1, C2, C3, C4…容 量、C5…カップリング容量、P1, P2, P3, P 4, P5, P6, P7, P8, P9, P10, P11, P12, P13…PMOSトランジスタ、N1, N2, N3, N4, N5, N6, N7, N8, N9, N10, N 11…NMOSトランジスタ、G1, G2, G4, G

15

5, G18, G19…インバータ、G3…シュミット型 NANDゲート、G11, G12…NANDゲート、G

14…シュミット型インバータ、G16, G17…クロ ックドインバータ。

【図1】



【図2】

【図3】

20 2 パルス計数回路4 リセット増子! 師可能子CS → Sicolia ペルス計数國際4 パルベヘカタチロ パルス計数回路4内 省最C4号于他上 バルス計数回路4 出力増予c 椰子XI __ 增于X2 _ 内部クロック第子 CLK ___

cı

図 3 Gio - 012 G3


【図4】


図 4

発振振幅 传出回路605万 → 耸灰起発 THE REPORT OF THE PARTY. 爆子X2 — 内部クロック場下 CLK


【図5】

【図7】





【図6】



フロントページの続き

(72)発明者 三瓶 忠

茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立工場内

(72)発明者 小池 勝則

茨城県日立市幸町三丁目2番1号 日立エ

ンジニアリング株式会社内

(72)発明者 菅井 賢

茨城県日立市幸町三丁目1番1号 株式会

社日立製作所日立工場内

(72)発明者 木田 博之

茨城県日立市幸町三丁目1番1号 株式会

社日立製作所日立工場内

Fターム(参考) 5J079 BA24 BA39 BA41 EA04 EA11

EA15 EA16 FA05 FA14 FA21

FB01 FB03 FB04 FB20 FB32

FB34 FB37 FB48 GA05 GA09

GA14 GA18 GA19 JA01 JA06

KA01